PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-313373

(43) Date of publication of application: 09.11.2001

(51)Int.CI.

H01L 27/04

H01L 21/822 H01L 21/3205

(21)Application number: 2001-098235

(71)Applicant: INTERNATL BUSINESS MACH

CORP <IBM>

(22)Date of filing:

30.03.2001

(72)Inventor: KERRY BERNSTEIN

GEFFKEN ROBERT M STAMPER ANTHONY K

STEVEN A SAINT ONGE

(30)Priority

Priority number: 2000 540737

Priority date: 31.03.2000

Priority country: US


(54) CAPACITOR STRUCTURE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a metal

capacitor installed on a chip.

SOLUTION: Capacitors (60, 126) manufactured on a semiconductor chip have strap/contacts (41A, 119A), which mutually connect bottom plates (41B, 111A) of a capacitor to a chip circuit. In one version, an extension part of a material, constituting a bottom plate of a capacitor forms a strap contact. In the other version, a capacitor (185) comprises a folded bottom plate, which uses an available space and therefore increases its capacitance, a dielectric layer and a top plate. By means of a plurality of manufacturing methods, manufacturing of these capacitors of various versions can be incorporated in a standard dual or single-damascene manufacturing process, including a copper damascene process.



LEGAL STATUS

[Date of request for examination]

30.03.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

- [Number of appeal against examiner's decision of rejection]
 - · [Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001—313373

(P2001-313373A) (43)公開日 平成13年11月9日(2001.11.9)

(51)Int.Cl. '	識別記号	FI	7-73-Y (参考)
HO1L 27/04		H01L 27/04	6	
21/822		21/88	8	
21/3205	2 28	27/04	D	

審査請求 有 請求項の数45 OL (全18頁)

(21)出願番号	47度02001-	-98235(P2001-	98235)
Wind to Completely and and the con-	* Marie 10 and 140		2 2 6

平成13年3月30日(2001.3.30)

09/540737

•

(32)優先日 平成12年3月31日(2000.3.31)

(33)優先権主張国 米国 (US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレーション

INTERNATIONAL BUSIN ESS MASCHINES CÓRPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 ケリー・パーンスタイン

アメリカ合衆国05489 パーモント州アン

ダーヒル サム・ワード・ロード 32

(74)代理人 100086243

弁理士 坂口 博 (外2名)

最終頁に続く

(54)【発明の名称】キャパシタ構造およびその製造方法


(57)【契約】

(22)出顧日

(31)優先權主張番号

【課題】 チップ上に設けられた金属キャパシタを提供する。

【解決手段】 キャパシタのボトム・プレート (41 B、111A) をチップ回路に相互接続するストラップ・コンタクト (41 A、119 A) を有する、半導体チップ上に製造されたキャパシタ (60 および126)。 1パーションでは、キャパシタのボトム・プレートを構成する材料の延長部分がストラップ・コンタクトを形成する。別のパージョンではキャパシタ (185) が、利用可能空間を利用し、したがってそのキャパシタンスを増大させる、折り畳まれたボトム・プレート、誘電圏およびトップ・プレートを含む。複数の製造方法によって、これらのさまざまなパージョンのキャパシタの製造を銅グマシン・プロセスを含む標準デュアルまたはシングル・ダマシン製造プロセスに組み込むことができる。



【請求項1】半導体デバイス中のダマシン・トレンチに 製造されたキャバシタのボトム・ブレートに対するコン ダクト構造であって、

a. 部分的に延びているが貫通しない開口を有する絶縁 層を備え、

前記開口が、前記ボトム・プレートに隣接し、かつ前記 ボトム・プレートから分離されて配置され、 さらに、

b. 前記開口の中に配置された第1の導発性相互接続 と、

c. 前記ダマシン・トレンチから延び、前記ポトム・ブレートを前記相互接続に接続するストラップ・コンタクトを備えるコンタクト構造。

【請求項2】前記絶縁層の上方に配置された相互接続レベルをさらに含み、前記ストラップ・コンタクトが、前記ボトム・プレートおよび前記相互接続レベル中の第2の導電性相互接続に接続されたストラップを含み、前記第2の導電性相互接続が前記ストラップを前記第1の導電性相互接続に接続する、請求項1に記載のコンタクト構造。

【請求項3】前記ストラップ・コンタクトが、企風および半導体から成るグループから選択された導電材料から 製作された、請求項1に記載のコンタクト構造。

【請求項4】前記ストラップ・コンタクトが導電性銅拡 散パリヤ材料から製作された、請求項1に記載のコンタ クト機済。

【請求項5】前記ストラップ・コンタクトが前記ボトム・プレートの延長部分として形成された、請求項1に記載のコンタクト構造。

【請求項6】前記ストラップ・コンタクトと前記ポトム・プレートが共通の導電性パリア層から形成された、請求項1に記載のコンタクト構造。

【請求項7】前記第1の相互接続および前記ストラップ・コンタクトと接触した第1の導電層と、前記第1の導電層に接触したスタッドをさらに含む、請求項1に記載のコンタクト構造。

【請求項8】前記第1の導電層と前記ストラップ・コンタクトが共通の金属層から形成された、請求項7に記載のコンタクト構造。

【請求項9】前記半導体デバイスが、表面および前記ボ トム・プレートがその中に形成されたダマシン・トレン チを有する絶縁層を含み、前記ストラップ・コンタクト が、前記ボトム・プレートから前記絶縁層の前記表面を 横切って前記相互接続まで延びる、請求項1に記載のコ ンタクト構造。

【請求項10】前記ストラップ・コンタクトを覆う保護 層をさらに含む、請求項1に記載のコンタクト構造。

【請求項11】a、部分的に延びているが貫通しない第 1および第2の開口が形成された絶縁層と、 b. 前記第1の開口の中に少なくとも部分的に配置され たトップ・プレートと、

c. 前記第1の開口の中に少なくとも部分的に配置され たボトム・フレートと、

d. 前記トップ・プレートと前記ポトム・プレートの間 に配置された誘電層と、

e. 前記第2の開口の中に配置された第1の導電性相互 接続と、

f。前記ポトム・プレートを前記第1の導電性相互接続 10 に接続するストラップ・コンタクトを備える半導体デバ イス中のキャパシタ構造。

【請求項12】前記絶経層の上方に配置された相互接続レベルをさらに含み、前記ストラップが、前記ポトム・プレートおよび前配相互接続レベル中の第2の導電性相互接続に接続された第1の部分を含み、前配相互接続レベル中の前配第2の導電性相互接続が前記ストラップ・コンタクトを前記第1の導電性相互接続に接続する、請求項11に配載の構造。

【請求項13】前記ストラップ・コンタクトが銅拡散パリア膜を含む、請求項11に記載の構造。

【請求項14】前記トップ・プレートが網を含む、請求 項11に記載の構造。

【請求項15】前記ストラップ・コンタクトが前記ポトム・プレートの延長部分として形成された、請求項11 に記載の構造。

【満求項16】前記ストラップ・コンタクトと前記ポトム・プレートが共通の網拡散パリア層から形成された、 請求項11に記載の構造。

【請求項17】前記第1の相互接続および前記ストラッ 0 フ・コンタクトに接触した第1の導電層と、前記第1の 導電層に接触したスタッドをさらに含む、請求項11に 記載の構造。

【請求項18】前記絶縁層が表面を有し、前記ストラップ・コンタクトが、前記ボトム・プレートから前記絶縁 層の前記表面を横切って前記相互接続まで延びる、請求 項11に記載の構造。

(請求項19) 前記誘電層が前記ストラップ・コンタクトを覆う、請求項10に記載の構造。

【請求項20】a.トレンチおよび前記トレンチの中に 0 形成された少なくとも1つのパイアを有する絶縁層と、 b.前記トレンチおよび前記少なくとも1つのパイアを 内張りするボトム・プレートと、

c. 前記ポトム・フレートの上方に配置された誘電層と、

d. 前記誘電階の上方に配置されたトップ・プレートを 備える半導体デバイス中のキャパシタ構造。

【請求項21】前記ポトム・プレートが銅拡散パリア層を含み、前記トップ・プレートが銅を含む、請求項20 に記載の構造。

50 【請求項22】前記誘電層と前記トップ・プレートの間

に配置された銅拡散パリア層をさらに含む、請求項20 に記載の構造。

【請求頃23】前記ボトム・ブレートの下方に配置さ れ、前記ボトム・プレートに接続された相互接続をさら に含む、請求項20に記載の構造。

【請求項24】金属相互接続レベルまで製造されたデバー イスを有し、少なくとも1つのパイプおよびトレンチが その中に形成された絶縁体レベルをその上に有するウェ ハ上にキャパシタを形成する方法であって、

- a. 前記少なくとも1つのバイアの中に第1のバリア層 10 を付着させる段階と、
- b. 前記少なくとも1つのパイアの中の前記パリア層の 上に誘電材料を付着させる段階と、
- c. 前記少なくとも1つのパイアの中の前記誘電材料の 上に第2のパリア層を付着させる段階と、
- d. 前記第2のパリア層の上に金属導体を付着させる段 附合む方法。

【請求項25】前記段階でが、前記第1のパリア層に対 するストラップ・コンタクトを形成する段階を含む、請 求項24に記載の方法。

【請求項26】前記金属相互接続レベルが相互接続を含 み、前記段階でが、前記相互接続に接触した、前記第1 のパリア層に対するストラップ・コンタクトを形成する 段階を含む、請求項24に記載の方法。

【請求項27】前記絶縁体レベルが表面を有し、前記ス トラップ・コンタクトが前記表面に沿って延びるように 形成される、請求項26に記載の方法。

【請求項28】前記金属相互接続レベルが、相互接続お よび前記相互接続と交差したバイアを含み、前記段階で が、前記相互接続に接続された、前記パイア中の前記第 30 1のパリア圏に対するストラップ・コンタクトを形成す る段階を含む、請求項24に記載の方法。

【請求項29】前記段階でで付着させる前記第2のパリ ア層が、銅の拡散をプロックする材料および銅シード層 を含む、請求項24に記載の方法。

【請求項30】前記少なくとも1つのバイアが前記トレ ンチに隣接し、かつ前記トレンチから分離されており、 前記段階 aが、前記少なくとも1つのパイアと前記トレ ンチの中に同時に前記第1のパリア層を付着させる段階 を含む、請求項24に記載の方法。

【請求項31】前記少なくとも1つのパイアが前記トレ ンチの内部に配置され、前記段階αが、前記少なくとも 1つのパイアと前記トレンチの中に同時に前記第1のパ リア層を付着させる段階を含む、請求項24に記載の方

【請求項32】前記絶縁体レベルが、前記トレンチの中 に配置された少なくとも1つのパイアを含み、前記段階 aが、前記少なくとも1つのパイアと前記トレンチの中 に同時に前記第1のパリア層を付着させる段階を含む、 請求項24に記載の方法。

【請求項33】前記少なくとも1つのバイアが前記金属 相互接続レベル中の相互接続と交差し、前記第1のパリ ア層が前記相互接続と接触するように付着される、請求 項32に記載の方法。

【請求項34】段階aで付着される前記第1および第2 のパリア層が飼の拡散をプロックし、前記段階はで付着 される前記金属導体が飼を含む、請求項2.4に記載の方

【請求項35】前記第1のパリア層、前記誘電材料、前 記第2のパリア網および前記金属導体が前記トレンチの 中に付着され、前記トレンチが、前記諸層が前記トレン チの内部で折り畳まれるように構成される、請求項24 に記載の方法。

【請求項36】キャパシタを形成しないウェハの領域か ら、前記第1のパリア層と前記誘電層のうちの少なくと も一方を除去する段階をさらに含む、請求項24に記載 の方法。

【請求項37】前記パリア層および前記誘電層を、キャ バシタを形成するウェハの領域にのみ付着させる、請求 20 項24に記載の方法。

【請求項38】相互接続および表面を有する金属相互接 続レベルまで製造されたデバイスを有するウェハ上にキ ャパシタを形成する方法であって、

- A. 前記金属相互接続レベル上に上面を有する絶縁体を 付着させる段階と、
- b. 前記絶縁体中に、前記相互接続と交差したパイアお よび前記パイアに隣接したトレンチを形成する段階と、
- c。前紀パイアの中および前紀トレンチの中にパリア層 を付着させる段階と、
- d,前記パリア層の上方に誘電材料を付着させる段階 と、
 - e. 前記誘電材料の上方に金属導体を付着させる段階を 含む方法。

【請求項39】前記パリア層の前記パイアと前記トレン チの間の部分が前配絶縁層の前記上面に沿って延びるよ うに前記段階 c が実施される、請求項3 8 に記載の方

【請求項40】前記金國導体が銅を含み、前記パリア層 か飼の拡散をプロックする、請求項38に記載の方法。

【請求項41】前記絶縁層の下方に配置され、第3の相 互接続を有する金属相互接続レベルをさらに含み、前記 第1の相互接続が前記第3の相互接続に接触した、請求 項1に記載のコンタクト構造。

【請求項42】前記絶縁層の下方に配置され、第3の相 互接続を有する金属相互接続レベルをさらに含み、前記 第1の相互接続が前記第3の相互接続に接触した、請求 項11に記載の構造。

【請求項43】前記絶縁層の上方に配置され、第4の相 互接続を含む金属相互接続レベルをさらに含み、前記ト 50 ップ・プレートが前配第4の相互接続に接続された、請

求項11に記載のコンタクト構造。

.【請求項44】前記絶録層の下方に配置され、第3の相 直接続を有する金属相互接続レベルをさらに含み、前記 ボトム・ブレートが前配第3の相互接続に接触した、請 求項20に記載の構造。

【請求項45】前記絶縁層の上方に配置され、第4の相 万接続を含む金属相互接続レベルをさらに含み、前記ト ップ・プレートが前記第4の相互接続に接続された、請 求項20に記載のコンタクト構造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体チップ上の メタライゼーション層におけるキャパシタの製造に関 し、詳細には、半導体ウェハ上の隣接する回路に金属キ ャパシタを相互接続する構造を形成する段階を含む劉元 ュアル・ダマシン製造プロセスの一部として製造された 金属キャパシタ、および折畳み構成を有する金属キャパ シタに関する。

[0002]

【従来の技術】チップのフロント・エンド・オブ・ザ・ 20 ライン (FEOL) 構成要素が次第に小型化、多数化、 複雑化および高速化するにつれ、パック・エンド・オブ ・サ・ライン (BEOL) 層の数は増加した。FEOL デバイスの小型化、高密度化のため、BEOL層中の相 互接続線の幅、したがって断面積は狭められた。しか し、このような断面積の低減によって、これまで使用さ れてきたアルミニウム線の抵抗は高いものとなった。そ のため最近では、BEOLプロセスに抵抗の低い鍋を使 用する動きが起こっている。銅の使用に伴って、銅デュ アル・ダマシン製造技法に基づく全く新しい製造技術を 採用する必要が生じた。このような進展に関連して、銅 がもたらす速度向上の好機を生かそうと、以前は半導体 チップのバッケージング中に置かれていた受動回路部 品、例えば減結合キャバシタをチップ上に直に含めたい とする要望が起こった。

【0003】新しいデュアル・グマシン金属製造プロセ スの文脈でのキャパシタの製造にはある種の難しい問題 がある。使用可能な空間または「フットプリント」に所 望のキャパシタンスを有するキャパシタを形成すること は間類を含む。さらに、周知のデュアル・ダマシン製造 40 プロセスでキャパシタを製作するのに使用される材料か ちなるバイアの深さ、幅および傾斜の変動に起因する受 け入れがたいキャバシタンスの変動を回避するために、 反応性イオンエッチング (RIE) の選択性を十分に制 御することは難しく、これに関連したプロセス制御の問 題も生じる。

[0004]

【発明が解決しようとする課題】本発明の目的は、銅デ ュアルまたはシングル・ダマシン製造プロセスの一部と して、チップ上に金属キャバシタを製造する方法を提供 50 ・サ・ライン (BEOL) テュアル・ダマシン製造プロ

することにある。

【0005】本発明の他の目的は、銅デュアルまたはシ ングル・ダマシン製造プロセスの一部として、半導体チ ップ上に精密金属キャパシタを製造する方法を提供する ことにある。

6

【0006】本発明の他の目的は、キャパシタのボトム ・プレートに対する独特のストラップ・コンタクトを有 するキャパシタを提供することにある。

[0007] 本発明の他の目的は、半導体ウェハ上の利 用可能空間を最大限に使用するキャパシタ構造を提供 し、これによってそのキャパシタンスを増大させること にある。

100081

【課題を解決するための手段】本発明は、これらの目的 およびその他の目的を、半導体ウェハ上に製造されたキ ヤパシタのボトム・プレートに対して、ポトム・プレー トに隣接し、かつボトム・ブレートから離隔した相互接 **続線、およびボトム・プレートを相互接続線に接続する** ストラップ・コンタクトを備えたコンタクトを提供する ことによって達成する。

【0009】本発明の他の態様は、半導体デバイス中の キャパシタ構造である。この構造は、トレンチおよび前 記トレンチの中に形成された少なくとも2つのパイアを 有する絶縁層を備える。ボトム・プレートが、前記トレ ンチおよび前記少なくとも2つのパイアを内張りする。 前記ボトム・プレートの上方に誘電層が配置され、前記 誘電間の上方にトップ・ブレートが配置される。

【0010】本発明の他の態様は、金属相互接続レベル まで製造されたデバイスを有し、少なくとも1つのパイ アおよびトレンチがその中に形成された絶縁体レベルを その上に有するウェハ上にキャパシタを形成する方法で ある。この方法は、 (a) 第1のパリア層を付着させる 段階、(b) 前記パリア層の上に誘電材料を付着させる 段階、(c) 前記誘電材料の上に第2のバリア層を付着 させる段階、および (d) 前記第2のバリア層の上に金 届導体を付着させる段階を含む。

[0011] 本発明の他の態様は、相互接続および表面 を有する金属相互接続レベルまで製造されたデバイスを 有するウェハ上にキャパシタを形成する方法である。こ の方法は、(a) 前記金銭相互接続レベル上に上面を有 する絶縁体を付着させる段階、(b) 前記絶縁体中に、 前記相互接続と交差するバイアおよび前記パイアに隣接 したトレンチを形成する段階、 (c) 前記パイアの中お よび前記トレンチの中にパリア層を付着させる段階、

(d) 前記パリア層の上方に誘電材料を付着させる段 階、および(e)前記誘電材料の上方に金属導体を付着 させる段階を含む。

[0012]

【発明の実施の形態】本発明は、バック・エンド・オブ

セスの間に製造されるキャパンタである。このキャパン 夕構造の第1のパーションは、キャパシタのボトム・ブ レートを周囲の回路に接続するのに使用される独特のス トラップ・コンタクトを有する。第2のパージョンは、 キャパシタのサイズを大きくし、これによって利用可能 空間を最大限に使用してキャパシタンスを増大させる折 畳み構成を有する。

[0013] 図1~11に、本発明の第1のパージョン を製造する一実施形態を示す。図1に、チップ19の金 麗相互接続レベル21における最初の製造を示す。金属 10 相互接続レベル21は、金属相互接続23および25が 埋め込まれた絶縁体22を含む。説明の目的上、相互接 続23および25は銅から製作されるものとして示す。 ただし、これに限定されるわけではない。代わりに、当 技術分野で周知のトランシスタ、拡散、受動デバイス、 ローカル相互接続、コンタクトなどをレベル21に製造 することができる。図2に、金属相互接続レベル21上 への平面誘電層27の形成を示す。層27は、銅拡散パ リアの働きをする、約10~50mmの厚さに付着させ た窒化物、例えばSiN、H、または炭化物、例えばSi 20 C. H, から製作されることが好ましい。 層27が必要と なるのは、相互接続23および25が銅、または絶縁層 29 (後述) 中への拡散を防止する必要があるその他の 元素を含む場合である。層21中の相互接続、例えば2 3、25が銅、または誘電層29への拡散を防止する必 要があるその他の金属を含まない場合、層27は任意で

【0014】次いで、平面誘電層27の上に絶縁層29 を形成する。絶縁層29は、SiO、フッ化SiO 、(FSG)、ポリアリーレンエーテル(PAE)、エ ーロゲル、水窯シルセスキオキサン (HSQ) 、メチル シルセスキオキサン (MSQ) およびSiO, C, H, の うちの1種または数種の材料、あるいは低い比誘電率 K、例えば2~5の範囲の比誘電率を有する他の同種の 材料から製作されることが好ましい。次の段階では、標 準のフォトバターニング/エッチング・プロセスを実施 して、キャパシタ・トレンチ35を絶縁層29中に、ワ イヤ開口37、ワイヤノバイア39およびパイア40を 誘電層27および絶縁層29中にそれぞれ画定する。こ のプロセスは一般に、1回のマスク/エッチング/スト 40 リップ段階の間にトレンチ35および閉口37を絶縁層 29の途中までエッチングし、次いで、パイア39およ び40を絶縁層29および27を貫通するまでエッチン グする、2段階プロセスである。これらのエッチング・ プロセスには一般に反応性イオン・エッチング (RI E) が使用される。これらの段階を実施する順序は重要 ではない。フォトレジストを付着させ、マスクを用いて フォト・パターニングし、フォトレジストを現像し、エ ッチングし、介分なフォトレジストを除去する技法は基

で、このプロセスが讒謗に上るたびに、このプロセスの 全体を完全に説明することはしない。このプロセスを指 示する目的には、「フォトパターニング」、「エッチン グ」、「マスク/エッチング/ストリップ」などの用語: または同種の周知の用語を使用する。同様に、図によっ ては、このプロセスに使用されるいくつかの層が含まれ ていないことがあるが、当業者なら、それらが含まれる ことを容易に理解しよう。

【0015】次に、図3に示すように、絶縁層29の表 面、トレンチ35の内部、開口37の内部、およびパイ ア39、40の内部に導電性パリア層41を付着させ る。導電性パリア圏 4 1 は、物理蒸着 (PVD) を使用 して付着させた高融点金属、高融点金属窒化物または高 融点金属ケイ化物、好ましくはTa (40nm)から製 作されたライナから成る。層41は一般に、化学教育 (CVD)、PVDまたはイオン化物理蒸着(IPV D) 、あるいは導電性薄膜を付着させる当技術分野で周 知のその他の方法を使用して付着させることができる。 めっきした銅を主導体として使用する場合には、次に、 PVD、スパッタリングまたはその他の周知のプロセス によって厚さ50~150nmの銅シード層 (図示せ ず)を付着させる。最後に、銅シード層の上に厚い銅層 43を電気めっきする。電気めっきした鋼を使用すると 記述したが、本明細書に記載のキャパシタを形成するワ イヤ・トレンチおよびパイアに充てんを実施する目的に は、任意の導電性金属または半導体を使用することがで

【0016】次いで、図4に示すように、化学機械研磨 段階(СМР)を使用して銅層43の余分な銅をパリア 層41まで除去する。あるいは、銅エッチングを使用し て銅の一部または全部を除去してもよい。好ましい実施 形態では、パリア層 4 1 が T a 層であり、この平坦化段 間をTa層で停止させる。これによって、キャパシタ・ トレンチ35中に銅層43Aが、ワイヤノバイア39中 に飼図43B(すなわち觸スタッド)が、ワイヤ開口3 7およびバイア40中に観層43Cが残る。このCMP 段階を単に研磨段階または平坦化段階と呼ぶことがあ

【0017】図5を参照する。次いで開口45から銅層 43Aを除去する。これは、a) フォトレジスト層47 を付着させ、b) 適当なマスクを用いてトレンチ35の 領域のフォトレジスト層を露光し、c) 露光したフォト レジストを除去して顕層43Aの上方に開口45を形成 し、d) 過硫酸で銅層43Aをエッチングすることによ っておこなう。銅層43Aのエッチングでは、水で薄め た硫酸/過酸化水素混合液、例えばH,SO, 1部、H , O. 1部、H.O. 200部の混合液など、タンタル に対しては選択的だが、銅(またはパリア層41の上層 として使用されたその他の材料) に対しては非選択的な 本的なものであり、当業者にとって周知のものであるの「50」劉エッチング液を使用する。これによって、トレシチ3

5中のパリア層41の上部が無傷のまま残る。次いで、 フォトレジスト層 4 7 の残りの部分をチップ1 9 から剥 き取り、続いて任意選択で、溶剤、酸またはフラズマ表 面洗浄を実施する。EKCなどの溶剤の使用が好まし

【0018】次に、図6に示すように、1層または数層 の誘電層から成るキャバシタ誘電網49を付着させる。 使用する一般的な誘電材料はTa,O,またはSi,N,で あるが、比誘電率Kが4、好ましくは約7を超えるその 他の材料を使用することもできる。次いで、第2のパリ ア層51を付着させる。この層は、パリア層41と同じ 材料、すなわち1種または数額の高融点金属および高融 点金属化合物から製作され、薄い銅シード層で覆われる ことが好ましい。キャパシタ誘電体49および第2のパ リア層51を付着させる前には、真空脱ガス段階、例え ば約400°C、約3分の真空脱ガス段階、およびこれに 続く、水素またはアンモニア・ドーピングを伴う、また はこれらを伴わないアルゴン・スパッタ段階(約5~1 Onm相当のSiO、除去)を使用することが好まし い。次いで最後に、第2のパリア層51の上に厚い銀層 53を電気めっきする。

【0019】図7を参照する。次いで、CMP研磨段階 によって銅層53を除去する。銅層53を除去するの は、第2のパリア暦51の上面までである。これによっ て、トレンチ35の上方の開口56の内部に例プレート 55が残る。銅ブレート55は、本発明のこの実施形態 のキャパシタの上プレートを形成する。

【0020】次に、図8に示すように、第2のパリア層 51および銅プレート55の上にフォトレジスト層57 を付着させる。次いで、図9に示すように、フォトレジ 30 スト層57をパターニングし、パイア39およびトレン チ35の上の部分57Aを除く部分を全て除去する。次 に、RIEプロセスを使用して、フォトレジスト部分5 7Aによって覆われていない部分のバリア層 5 1 を除去 する。SF、、HC1またはBC1、を含む従来のRIE ケミストリを使用する。パリア層51が、フッ索エッチ ングの副生物の揮発性が比較的に高い金属(例えばタン グステン) から成る場合には、代替として、ベルフルオ ロカーボン (PFC) および酸素ペースのRIEケミス トリを使用することができる。最後に、フォトレジスト 部分57Aによって覆われていない部分の誘電層49 を、PFCまたはヒドロブルオロカーボン・ベースのR IEケミストリ、例えばCF、またはCHF、を使用した エッチングによって除去する。いずれにしても、誘電層 4.9の部分除去に使用するエッチング・ケミストリは、 その下の銅部分43B、43Cおよび55をエッチング しないものを選択する。フォトレジスト部分57Aは、 関49をエッチングする前に除去してもよいし、または エッチングした後に除去してもよい。

Aの下で保護されていた第2のパリア層51AをCMP 段階で研磨して除き、誘電層部分49Aを残す。図10 に示すように、誘電層部分49Aによって覆われた部分 を除く第1のパリア層 41の水平延長部分もこのCMP 段階で除去される。このCMP段階の間、誘電層部分4 9 Aはパリア層 4 1 のストラップ部分 4 1 Aを保護す る。ストラップ部分41Aは、パリア層41の下プレー 下部分41Bをパリア層41のパイア・ライナ部分41 Cに接続する。図10に示したプロセス段階で使用され るCMPプロセスは、選択的2段階CMPプロセスとし て知られる。まず、銅のCMP除去速度が相対的に高 く、パリア層41の材料の除去速度が相対的に低い銅C MPプロセスを使用して、ウェハの表面よりも上の銅を 除去し、大部分のパリア暦41を無傷のまま残す。次 に、銅のCMP除去速度が相対的に低く、パリア層 4.1 の材料の除去速度が相対的に高いライナまたはパリア層 CMPプロセスを使用する。

【0022】図10に示した構造に至るプロセス・シー ケンスの変更は本発明に含まれる。フォトレジスト部分 57Aを形成した後、部分57Aによって覆われていな い部分の第2のパリア層51、誘電層49およびパリア 層41を、適当なエッチング・ケミストリを選択して1 回のRIEプロセスで除去してもよい。これらのケミス トリは、このプロセスの間に変更されるものであるが、 当初は、誘電層41および第2のパリア層51に関して 先に論じたものと同様のものであり、続いて、第2のパ リア層51に対して論じたものと同様のケミストリに変 更され、誘電層49をエッチングする。

【0023】図10は、次のメタライゼーション圏が完 成する前の本発明の第1のパージョンのキャパシタ60 を示す。キャパシタ60の下プレートは下プレート部分 418から形成される。キャパシタ60の上フレートは 鋼ブレート55から形成される。誘電層部分49Aはキ ヤパシタ60の誘電層を形成する。ストラップ部分41 Aは、キャパシタ60の下プレート部分41Bをパイア 39のライナ部分41Cに接続し、ライナ部分41Cは 相互接続23に接続する。誘電層49Aは、ストラップ 部分41Aを覆う保護カバーを形成する。

【0024】次に図11を参照する。キャバシタ60の 40 銅ブレート55 (すなわち上ブレート) および銅り43 Cは一般に、次のメタライゼーション層 6.5を介してチ ップ19のその他の部分に接続される。このメタライゼ 一ション層は一般に、絶縁層27を形成するのに使用し た材料などの材料から製作された絶縁関71を含む。絶 縁層71の上に絶縁層73を付着させる。絶縁層73の 中に、垂直相互接続75および77が形成され、これら は、絶縁層73およびパリア層71を貫通して延び、そ れぞれ銅ブレート55および銅部分43Cと接触する。 キャパシタ60のボトム・プレート41Bは表面ストラ 【0021】図10を参照する。フォトレジスト暦57 50 ップ41Aを介して、下位金属相互接続レベル21の相

互接続23に接続される。

【0025】次に図9、11および12を参照する。ス トラップ部分41Aに中断部分を設けて、ストラップ部 分41Aがバイア39中の部分41Cに接続されないよ うにすることが望ましい場合がある。例えば、図12に 示すように、ストラップ部分41A'は部分41C'に接 続されていない。下プレート41B'を金属相互接続レ ベル21中の相互接続23と接続するため、逆じ学形の 構成を有する相互接続79'を金属相互接続レベル65' 中に形成する。相互接続79'を形成して、ストラップ 部分41A'を部分41C'および銅層43B'に接続 し、これによってストラップ部分、したがって下プレー ト41B'を相互接続23に接続する。相互接続79' は、先に説明した相互接続75および77と同じ方法で 製作される。

[0026] 図12に示した実施形態を製作するプロセ スは、図11の実施形態に関して先に説明したプロセス と1点を除き全く同じである。図9に示した段階におい て、第2のパリア層51Aおよび誘電筒49Aの除去部 分がより大きくなるように、レジスト層57をフォトパ 20 ターニングする。具体的には、図9に示した段階に類似 の段階において、図12に指示するように、第2のパリ ア暦51A'および誘電階49A'の一部を、パイア3 9'を覆わずに、相互接続79'の左側で終わるように除 去する。この代替プロセス段階の結果、ストラップ部分 41A'と部分41C'の間に先に論じた中断部分ができ

【0027】図13~19に、先に説明した本発明の簡 1のパージョンを製造する別の方法を示す。図13は、 金属相互接続97および99が埋め込まれた絶縁層95 を含む金属相互接続レベル93までデバイスが製造され たチップ91の一部分を示す。次いで、金属相互接続層 93の上に平面絶縁開100を形成する。絶縁層100 は、先に説明した絶縁層29と同じ材料から製作するこ とができ、CMPプロセスを使用して平均化することが 好ましい。次いで、標準のフォトパターニングおよびエ ッチングを実施して、絶縁層100中にキャバシタ開口 101およびワイヤ開口102、103を画定する。こ のプロセスは2段階で実施される。すなわち、1)キャ パシタ開口101およびワイヤ開口102、103を1 40 回のマスクノエッチングノストリップ段階の間に形成 し、ii) パイア105および107を別のマスク/エ ッチング/ストリップ段階の間に形成する。次いで、標 準Taライナ、次いで銅シード層またはパリア層41に 適したものとして先に記載したその他の材料を付着させ ることによって、標準パリア層111を形成する。最後 に、電気めっきした銅から成る厚い層113を付着させ

【0028】次に、図14に示すように、フォトレジス

パシタ開口101の上およびワイヤ開口102の一部分 の上に開口116を図示のように形成する。次いで、開 日1116の下にあたる部分の銅層113を等方性ウェッ ト・エッチング・プロセスによって除去し、関口117 を形成する。この等方性エッチングによって、開口11 7はフォトレジスト層115の下に樹方向に延び、開口 域117Aおよび117Bが形成される。このプロセス には過硫酸(すなわち硫酸と過酸化水溶の混合)を使用 することが好ましい。好ましい実施形態では、これが2 00:1、すなわち水200部に対して過硫酸1部の割 合に希釈される。このエッチングは、図14に示した断 面が得られる十分な時間、実施する。この断面では開口 域117Aかトレンチ102と交差している。エッチン グ時間は、銅の密度、浴の温度および浴中の過酸化水素 の割合によって決まり、当業者であれば、ルーチンのブ ロセス最適化によって経験的に容易に決定することがで きる。このウェット・エッチングは選択的に実施され、 聞口117中の銅を除去し、パリア層111の上面で止 まる。この何ウェット・エッチングは当然ながら、パリ ア圏111の上に付着させた飼シード層の一部または全 部をも除去する。代替として、異方性または等方性RI Bエッチングを使用して、銅帽113を除去することも できる。RIEエッチングでは、導電性ライナ層111 を大幅にエッチングすることがないよう制御しなければ らない。ウェット・エッチング段階が完了した後、フォ トレジスト暦115の残りの部分を除去し、続いてウェ ハの表面を先に論じたように洗浄する。

12

【0029】次の段階の間に、図15に示すように、高 比誘電率Kキャパシタ誘電層119を付着させる。層1 19は、先に説明した誘電層49と同じ材料から製作す る。次いで、誘電層119の上にパリア層121を付着 させる。パリア層121は、先に説明したパリア層41 と同じ材料から製作する。次いで、パリア層121の上 に厚い胸層123を電気めっきによって付着させる。鋼 層123の厚さは一般に0.5~2ミクロンとする。図 16に示すように、銅CMP段階を使用して圏123 を、層121の上面まで除去する。次に、図17に示す ように、パリアまたはライナCMP段階を使用して層1 21を、層119の上面まで除去する。

【0030】次いで、CMP研摩段階を実施して誘盤層 119および銅層113を、図18に示すように、キャ バシタ/ストラップ接続領域124では上部パリア層1 21まで、ワイヤリング・バイア領域125およびその 他の領域では下部パリア層111まで除去する。

【0031】追加のCMP段階を実施して、最初のCM P段階の後に残ったパリア層121の上部121A、1 2 1 Bおよび1 2 1 Cを除去し、ストラップ・カバー部 分119A (図18) をそのまま残す。このCMP段階 では、第1のパリア層111の露出部分も全て除去する ト層115を付着させ、これをパターニングして、キャ 50 が、誘電層119のストラップ部分119Aはそのまま

残る。図19に、第2のCMPプロセス完了後のチップ 91を示す。

【0032】図19に示した完成キャパシタ126は、下プレート111A、キャパシタ誘電体部分119Bおよびトップ・プレート123Aを含む。ストラップ・コンタクト111Bは、キャパシタ126の下プレート11Aを隣接するパイア105中のパリア層部分111Cは、金属相互接続レベル93中の相互接続97に接続する。第2の誘電網119のストラップ・カパー部分119Aはストラップ・コンタクト111Bを保護する。図示はされていないが、キャパシタ126のトップ・プレート123Aは一般に、図11に示し先に説明したレベル65などの上位メグライゼーション・レベルに接続される。

【0033】本発明は、図13~19に示し先に説明した実施形態のわずかな変形を含む。この変形を図20~25に示す。図13に示した段階は両方の実施形態で全く同じであるので、この変形の図13に対応する図は添付しない。後述するものを除き、図20~25に示した実施形態に使用するプロセス段階および材料は、図14 20~19に示し先に説明したものと同一である。この点に関して、プロセス段階および材料の共通性を示すため、図20~25で使用する符号は図14~16で使用した符号と同一とした。ただし、図20~25ではプライム付きの表記を使用した。

[0034] 図14~19の実施形態と図20~25の 実施形態の唯一の違いは、図20で実施されるプロセス 段階のわずかな変形から生じる。この実施形態では、レ ジスト・マスク115'の開口116'が、関口域11 7'がトレンチ102'の中までは延びずに、図20に示 すようにトレンチ101'と102'の間まで延びるよう に配置される。次に、キャパシタ126'の製造が、図 1.5~19に関して先に説明したとおりに図21~25 に示すように進む。トレンチ102'の中まで延びない ように関口域117'を形成した結果、下プレート11 1 A'は、表面ストラップ111B'によってバリア層部 分111C'に接続されない。その結果、下ブレート1 11A'は、下位金属相互接続レベル93'中の相互接続 97'に接続されない。そのため、キャパシタ126'の 上方の金属相互接続レベル中に、図12に示したレベル 40 65中の垂直相互接続79'などの表面ストラップ11 1 B'と接触する垂直相互接続を設ける必要がある。

【0035】図1~11および13~19に示した本発明の実施形態は、ボトム・ブレートとこれに隣接しかつ分離された、ワイヤリング相互接続に接続されたパイア内の尊電性ライナとの間に延びる表面ストラップを使用して、ダマシン・トレンチ中のキャパシタのボトム・ブレートを隣接するワイヤリング相互接続に接続する構造を提供する。図12の実施形態では、相互接続79°を使用してこの相互接続が達成される。このような構造な50

らびに図20~25の構造は、銅デュアル・ダマシン製造プロセスでの使用に特に適合されたときに有利である。しかし本発明はこれに限定されるわけではない。実際、図1~11、12、13~19および20~25の設論に関して以上で銅を使用するとした全ての点について、アルミニウム、アルミニウム/銅合金、およびタンクステン、チタンなどの高融点金属などの銅以外の金属を含むものと解釈しなければならない。銅以外の材料を使用するときには、状況によって、上側パリア層51、51'、121および121'を省略すること、または銅の拡散に対するパリアでは必ずしもない導電性材料から下側パリア層41、41'、111および111'を製作することが許容される。

【0036】図26~30および32~33に本発明の 第2のパージョンの2つの実施形態を示す。このパージョンの減結合キャバシタは、多数のパイアを含む長い平 行ワイヤリング・ランが望ましい応用に理想的に適す る。

【0037】図26に、金属相互接続レベル151までデバイスが製造された半導体チップ149の一部分を示す。金属相互接続レベル151は一般に、一連のダマシン銅相互接続153および155がその中に形成された絶縁層152を含む。後に論じるように、相互接続155は、キャバシタの下プレートのストラップ・コンタクトを形成する。

【0038】相互接続153および155が銅を含むときには、レベル151の上に絶縁体の銅拡散パリア層156を付着させる。層156は、先に説明した層27(図2)に対して使用したものと同じ材料から製作することができる。相互接続153および155が銅を含まないとき、層156は任意である。層156の上に、次の金属/パイア・レベルのための絶縁層157を付着させる。絶縁圏157は絶縁層29と同じ材料、すなわち、SiO、フッ化SiO、(FSG)、ポリアリーレンエーテル(PAE)、エーロゲル、水素シルセスキオキサン(HSQ)、メチルシルセスキオキサン(MSQ)、SiO、C、H、または他の同種の材料から製作することができる。

【0039】次に、絶縁層156および157中にパイア161、163、165およびトレンチ169を、先に絶縁層100中にパイア105、107およびトレンチ101、102、103を形成したのと同じ方法でエッチングする。具体的には、図26に示すように、パイア165を相互接続153までエッチングし、パイア165を相互接続153までエッチングする。トレンチ169の形成前に、パイア161、163および165の中に選択的に付着する有機反射防止コーティング(ARC)(図示せず)を付着させてもよい。ARC層は、トレンチのエッチング中のオーパエッチングからパイア161、163および165を保護する。

トレンチ169中には2つのパイア、すなわちパイア1 61および163が形成されるが、本発明が、このトレ ンチ中での任意の数のパイア、例えば、1、3、10 ~、100~、1000~またはそれ以上の数のバイア の使用を含むことを理解されたい。

[0040] 次いで、バリア関171を約5~40 nm の厚さに付着させる。パリア開171は、先に説明した バリア層41と同じ材料から製作するることができる。 ただし、銅シード層は一般に含まれない。次いでパリア 層171の上に、高比誘電率K(>5)材料の層17 3、例えばSi, N, H₁、SiC₁、SiO,を約50~ 300nmの厚さに付着させる。

[0.0.4.1.] 次いで、誘電層173の上に第3のフォト レジスト層175を付着させ、これをフォトパターニン グし、次いで、図28に示すように、トレンチ169の 上および直近の部分を除いて現像する。次の段階で、図 28に示すように、フォトレジスト関175を剥ぎ取っ た領域の誘電層173を以前に説明した方法を使用して エッチングする。

[0.0.4.2] 図29を参照する。フォトレジスト関17 20 5の残りの部分を剥ぎ取る。次いで、誘電層173、バー リア層171およびその他の露出表面の上にパリア層1 79を付着させ、パリア層179の上に銅シード層(図) 示せず)を付着させる。パリア層41に対して使用した 材料をパリア関179に対して使用することができる。 次いで、銅層183を電気めっきによって付着させる。 最終段階として、CMPプロセスまたは他の平坦化技法 を使用してウェハから余分の銅を除去し、これによって パイア165、トレンチ169、パイア161およびバ イア163の中の飼を残す。本発明では、ダマシン飼を 30 用いて製造されたキャパシタを記述したが、ダマシン・ プロセスでワイヤおよびパイアとすることができる任意 の導体または半導体を使用することができる。

【0.0.4.3】図3.0に示すように、以上のプロセス段階 によってキャパシタ185が形成される。キャパシタ1 85は、下プレート171Aおよび誘電圏173A、な らびに金属パリア層179Aと銅層183Aの組合せを 含む上ブレートから成る。好ましい実施形態の相互接続 155は鯛から成り、金属相互接続レベル151上の金 属相互接続系統の一部を形成する。チップ149のワイ 40 ヤリングへの相互接続155の実際の接続(図示せず) は、製造中のデバイスのワイヤリング要件によって決ま る。好ましい実施形態では、相互接続155が、部分1 71Bおよび171Cのところでボトム・プレート17 1Aに接続される。キャパシタのボトム・プレートとト ップ・ブレートの短絡を防ぐため、図30に示したチッ プ149の表面は一般に、絶縁層、例えば厚さ50nm の窒化物または炭化物で不活性化される。別のメタライ ゼーション・レベルを追加する場合には、層157に対

る。キャパシタを最終ワイヤリング・レベルに構築する 場合には、酸化物SiO。または窒化物Si、N,H,が一 般に使用される。キャパシタ185のトップ・プレート は、図11に関して以前に説明したように表而183A まで達するワイヤおよびパイアを製造することによって 接触させることができる。

【0044】キャパシタ185をその中に構築する絶縁 層157の線横比は、キャパシタのキャパシタンスが最 大になるように選択することが好ましい。絶縁層157 の縦横比とは、パイアの一般的な幅と一般的なパイアま たはトレンチの深さとの間の比である。この比が約4: 1、すなわち一般的なパイアの幅が0、2ミクロン程 度、一般的なバイアまたはトレンチの深さが約0.8ミ クロンであることが好ましい。具体的には、前記縦横比 に応じて下プレート171A、誘電層173Aおよび上 プレート間179A、183Aを図示のように折り畳む ことによって、キャパシタ185の各層の長さ、したが ってキャパシタのキャパシタンスが最大となり、一方で キャパシクの「フットプリント」は最小限に抑えられ る。このことは、チップ149の密集領域でキャパシタ 185を減結合キャパシタとして使用する予定の場合に 特に有利である。

【0045】パリア樹171および高比誘電率K誘電層 173は、先に述べたように、 (フォトレジストで保護 されていない)ウェハ全体に付着させ、次いでこれをフ ォトバターニングし、層173およびあらゆるTaまた はTaNバリア材料をエッチングする水性または蒸気性 HF酸を使用してキャパシタが存在しない領域からエッ チングすることができる。代替のパリアに対しては、そ の他の適当なウェットまたはドライ・エッチング技法が 使用可能である。別のオプションとして、応用によって は、この金属パリアをそのまま残すこともできる。例え は、TiNパリア層171およびSiO、高比誘館率K 誘電層173に対して、非キャパシタ領域をフォトパタ ーニングし、HFを用いてエッチングすると、SiO 層173が除去され、TiN割171が残る。レジスト 層175を剥ぎ取った後、図29および30に示すよう にパリア圏179およびCu膜183を付着させ、平坦 化する。これによって得られる非キャパシタ・トレンチ およびパイア中の構造はパリア層171および179を 含む。

[0046] 図28、30および31を参照する。本発 明は、図26~30に示し先に説明したプロセスのわず かな変形を含む。図28に示した段階で、フォトレジス ト175によって覆われていない部分の誘電間173を 除去するのに加え、フォトレジスト175によって覆わ れていない部分のパリア層171を先に説明したプロセ スを使用して除去するエッチング・プロセスを実施す る。フォトレジスト175を除去した後に、誘電圏17 して使用される材料から選択した別の絶縁体を付着させ 50 3の上、パイア165の内部、および露出したその他の 18 レートを前記相互接続に接続するストラップ・コンタクトを備えるコンタクト構造。

表面にパリア層179を付着させる。この変形の結果、 キャパシタ構造を含まないパイア165'などのパイア およびトレンチがパリア層179'で内張りされ、次い でこれらに銅183'を充てんする。

【0047】キャパシタ185を形成する代替方法を図32および33に示す。この代替方法の始めの諸段階は、パリア関171および誘電関173を付着させる段階を除き、図26に示し先に説明したものと全く同じである。

【0048】図32を参照する。プロセスの最初の段階 10 として、絶縁層157の上にフォトレジスト層235を付着させ、これをフォトバターニングして、キャバシタ185を形成しない領域236を保護する。フォトレジスト層235が、層171および173の付着中に必要な温度に耐える高温レジストまたはポリイミドであることが好ましい。次の段階で、バイア161、163の内部、トレンチ169の内部、フォトレジスト層235の上、および隣接したチップ149の露出領域の上にバリア層171を付着させる。次いで、バリア層171の上に高比誘電率K誘電層173を付着させる。最後に、フ 20 オトレジスト層235を剥ぎ取る。この剥離プロセスによって、フォトレジスト層235を覆っている層171 および173が除去され、図33に示す構造が得られる。

【0049】その後、図29および30に示し先に説明したプロセス段階に基づいてキャパシタ185を形成する。図32および33に示し説明した代替のプロセス段階によって得られるキャパシタ185は、図26~30に示し先に説明したプロセス段階によって得られるキャパシタと全く同じである。

【0050】この場合もやはり、図26~30および32~33に示した本発明の第2のパージョンは特に、鎖デュアル・ダマシン・プロセスでの使用に適合しているが、その他の金属デュアル・ダマシン・プロセスで使用することもできる。同様に、銅以外の金属を使用する場合には、上側パリア層179を省略し、銅の拡散を必ずしもプロックしない材料を下側パリア層171に対して使用したほうが望ましいことがある。

【0051】まとめとして、本発明の構成に関して以下の事項を開示する。

【0052】(1) 半導体デバイス中のダマシン・トレンチに製造されたキャパシクのボトム・フレートに対するコンタクト構造であって、

a. 部分的に延びているが負通しない開口を有する絶縁 層を備え、前記閉口が、前記ボトム・ブレートに隣接 し、かつ前記ボトム・ブレートから分離されて配置さ れ、さらに、

b. 前記開口の中に配置された第1の導電性相互接続 と、

c. 前記ダマシン・トレンチから延び、前記ボトム・ブ 50

- (2) 前記絶縁層の上方に配置された相互接続レベルを さらに含み、前記ストラップ・コンタクトが、前記ボトム・プレートおよび前記相互接続レベル中の第2の導電 性相互接続に接続されたストラップを含み、前記第2の 導電性相互接続が前記ストラップを前記第1の導電性相 互接続に接続する、上記(1)に記載のコンタクト構 造。
- 10 (3) 前記ストラップ・コンタクトが、金属および半導体から成るグループから選択された導電材料から製作された、上記(1)に記載のコンタクト構造。
 - (4) 前記ストラップ・コンタクトが導電性網拡散パリヤ材料から製作された、上記 (1) に記載のコンタクト構造。
 - (5) 前記ストラップ・コンタクトが前記ボトム・プレートの延長部分として形成された、上記 (1) に記載のコンタクト構造。
 - (6) 前記ストラップ・コンタクトと前記ポトム・プレ ・ 一トが共通の導電性パリア層から形成された、上記
- (1) に記載のコンタクト構造。
 - (7) 前記第1の相互接続および前記ストラップ・コン ダクトと接触した第1の導電層と、前記第1の導電層に 接触したスタッドをさらに含む、上記(1)に記載のコ ンタクト構造。
 - (8) 前記第1の導電層と前記ストラップ・コンタクト が共通の金属層から形成された、上記 (7) に記載のコ ンタクト構造。
- (9) 前記半導体デバイスが、表面および前記ボトム・ 30 ブレートがその中に形成されたダマシン・トレンチを有 する絶縁層を含み、前記ストラップ・コンタクトが、前 記ボトム・ブレートから前記絶縁層の前記表面を権切っ で前記相互接続まで延びる、上記(1)に記載のコンタ クト構造。
 - (10) 前記ストラップ・コンタクトを覆う保護圏をさらに含む、上記(1) に記載のコンタクト構造。
 - (11) a. 部分的に延びているが貫通しない第1および第2の開口が形成された絶縁層と、
 - b. 前記第1の開口の中に少なくとも部分的に配置され 〕 たトップ・プレートと、
 - c. 前記第1の開口の中に少なくとも部分的に配置されたボトム・プレートと、
 - d、前記トップ・プレートと前記ポトム・プレートの間 に配置された誘電層と、
 - e. 前記第2の開口の中に配置された第1の導電性相互 接続と、
 - ず、前記ポトム・プレートを前記第1の導電性相互接続 に接続するストラップ・コンタクトを備える半導体デバ イス中のキャバシタ構造。
 - (12)前記絶縁層の上方に配置された相互接続レベル

をさらに含み、前記ストラップが、前記ポトム・プレートおよび前記相互接続レベル中の第2の導電性相互接続 に接続された第1の部分を含み、前記相互接続レベル中 の前記第2の導電性相互接続が前記ストラップ・コンタ クトを前記第1の導電性相互接続に接続する、上記(1 1)に記載の構造。

- (13) 前記ストラップ・コンタクトが銅拡散パリア膜を含む、上記(11)に記載の構造。
- (14) 前記トップ・ブレートが銅を含む、上記 (1 1) に記載の構造。
- (15) 前記ストラップ・コンタクトが前記ボトム・プレートの延長部分として形成された、上記 (11) に記載の構造。
- (16) 前記ストラップ・コンタクトと前記ボトム・プレートが共通の網拡散パリア層から形成された、上記 (11) に記載の構造。
- (17) 前記第1の相互接続および前記ストラップ・コンタクトに接触した第1の導電層と、前記第1の導電層に接触したスタッドをさらに含む、上記(11)に記載の構造。
- (18)前記絶縁層が表面を有し、前記ストラップ・コンタクトが、前記ボトム・ブレートから前記絶縁層の前記表面を横切って前記和互接続まで延びる、上記(11)に記載の構造。
- (19) 前記誘電層が前記ストラップ・コンタクトを覆う、上記 (10) に記載の構造。
- (20) a. トレンチおよび前記トレンチの中に形成された少なくとも1つのパイアを有する絶縁層と、
- b. 前記トレンチおよび前配少なくとも1つのパイアを 内張りするボトム・プレートと、
- c. 前記ボトム・ブレートの上方に配置された誘電層 と、
- d. 前記誘電圏の上方に配置されたトップ・プレートを 備える半導体デバイス中のキャバシタ構造。
- (21) 前記ポトム・プレートが銅拡散パリア層を含み、前記トップ・プレートが銅を含む、上記 (20) に記載の構造。
- (22) 前記誘電層と前記トップ・ブレートの間に配置された銅拡散パリア層をさらに含む、上記(20)に記載の構造。
- (23) 前記ボトム・プレートの下方に配置され、前記ボトム・プレートに接続された相互接続をさらに含む、上記(20) に記載の構造。
- (24)金属相互接続レベルまで製造されたデバイスを有し、少なくとも1つのバイアおよびトレンチがその中に形成された絶縁体レベルをその上に有するウェハ上にキャバシグを形成する方法であって、
- a. 前記少なくとも1つのパイアの中に第1のパリア層を付着させる段階と、
- b. 前配少なくとも1つのパイアの中の前記パリア層の 50

- 上に誘電材料を付着させる段階と、
- c. 前記少なくとも1つのパイアの中の前記誘電材料の上に第2のパリア層を付着させる段階と、
- d. 前記第2のパリア層の上に金属導体を付着させる段階含む方法。
- (25) 前記段階 oが、前記第1のパリア層に対するストラップ・コンタクトを形成する段階を含む、上記 (24) に記載の方法。
- (26)前記金属相互接続レベルが相互接続を含み、前 10 記段階でが、前記相互接続に接触した、前記第1のパリ ア層に対するストラップ・コンタクトを形成する段階を 含む、上記(24)に記載の方法。
 - (27) 前記絶縁体レベルが表面を有し、前記ストラップ・コンタクトが前記表面に沿って延びるように形成される、上記(26) に記載の方法。
 - (28) 前記金属相互接続レベルが、相互接続および前 記相互接続と交差したパイアを含み、前記段階でか、前 記相互接続に接続された、前記パイア中の前記第1のパ リア層に対するストラップ・コンタクトを形成する段階 を含む、上記(24)に記載の方法。
 - (29) 前記段階でで付着させる前記第2のパリア層が、銅の拡散をブロックする材料および銅シード層を含む、上記(24) に記載の方法。
 - (30) 前記少なくとも1つのパイアが前記トレシチに 解接し、かつ前記トレンチから分離されており、前記段 階 a が、前記少なくとも1つのパイアと前記トレンチの 中に同時に前記第1のパリア層を付着させる段階を含 む、上記(24)に記載の方法。
- (31) 前記少なくとも1つのパイアが前記トレンチの 30 内部に配置され、前記段階 A が、前記少なくとも1つの パイアと前記トレンチの中に同時に前記第1のパリア層 を付着させる段階を含む、上記(24)に記載の方法。
 - (3.2) 前記絶縁体レベルが、前記トレンチの中に配置された少なくとも1つのパイアを含み、前記段階 a が、前記少なくとも1つのパイアと前記トレンチの中に同時に前記第1のパリア層を付着させる段階を含む、上記(2.4)に記載の方法。
- (33)前記少なくとも1つのパイプが前記金属相互接続レベル中の相互接続と交差し、前記第1のパリア層が 40 前記相互接続と接触するように付着される、上記(3 2)に記載の方法。
 - (34)段階aで付着される前記第1および第2のパリア層が飼の拡散をブロックし、前記段階dで付着される前記金属導体が銅を含む、上記(24)に記載の方法。
 - (35) 前記第1のパリア層、前記誘電材料、前記第2 のパリア層および前記金属導体が前記トレンチの中に付 着され、前記トレンチが、前記諸層が前記トレンチの内 部で折り畳まれるように構成される、上記 (24) に記 載の方法。
 - (36) キャパシタを形成しないウェハの領域から、前

記第1のパリア層と前記誘電層のうちの少なくとも一方 を除去する段階をさらに含む、上記 (24) に記載の方 法。

- (37) 前記パリア層および前記誘電層を、キャパシタ を形成するウェハの領域にのみ付着させる、上記 (2 4) に記載の方法。
- (38) 相互接続および表面を有する金属相互接続レベ ルまで製造されたデバイスを有するウェハ上にキャパシ 夕を形成する方法であって、
- a. 前記金属相互接続レベル上に上面を有する絶縁体を 10 付着させる段階と、
- b。前記絶縁体中に、前記相互接続と交差したバイアお よび前記パイアに隣接したトレンチを形成する段階と、
- c. 前記パイアの中および前記トレンチの中にパリア層 を付着させる段階と、
- d. 前記パリア層の上方に誘電材料を付着させる段階 ٤.
- e. 前記誘電材料の上方に金属導体を付着させる段階を 含む方法。
- (3.9) 前記パリア層の前記パイアと前記トレンチの間 20 の部分が前記絶縁層の前記上面に沿って延びるように前・ 紀段階 cが実施される、上記 (38) に記載の方法。
- (40) 前記金属導体が剝を含み、前記パリア層が銅の 拡散をプロックする、上記(38)に記載の方法。
- (41) 前記絶縁層の下方に配置され、第3の相互接続 を有する金属相互接続レベルをさらに含み、前記第1の 相互接続が前記第3の相互接続に接触した、上記(1) に記載のコンタクト構造。
- (42) 前記絶縁層の下方に配置され、第3の相互接続 を有する金属相互接続レベルをさらに含み、前記第1の 30 相互接続が前記第3の相互接続に接触した、上記(1 1) に記載の構造。
- (43) 前記絶縁層の上方に配置され、第4の相互接続 を含む金属相互接続レベルをさらに含み、前記トップ・ プレートが前記第4の相互接続に接続された、上記 (1 1) に記載のコンタクト構造。
- (44) 前記絶縁層の下方に配置され、第3の相互接続 を有する金属相互接続レベルをさらに含み、前記ポトム ・プレートが前記第3の相互接続に接触した、上記(2 0) に記載の構造。
- (45) 前記絶縁層の上方に配置され、第4の相互接続 を含む金属相互接続レベルをさらに含み、前記トップ・ プレートが前記第4の相互接続に接続された、上記(2 0) に記載のコンタクト構造。

【図面の簡単な説明】

- 【図1】半導体デバイス中にキャパシタを製造する方法 の一実施形態の最初の段階の断面図である。
- 【図2】半導体デバイス中にキャバシタを製造する方法 の一実施形態の図1に続く段階の断面図である。
- 【図3】半導体デバイス中にキャバシタを製造する方法 50 【図28】半導体デバイス中にキャバシタを製造する方

- の一実施形態の図2に続く段階の断面図である。
- 【図4】半導体デバイス中にキャパシタを製造する方法 の一実施形態の図3に続く段階の断面図である。
- 【図5】半導体デバイス中にキャパシタを製造する方法 の一実施形態の図4に続く段階の断面図である。
- 【図6】半導体デバイス中にキャパシタを製造する方法 の一実施形態の図5に続く段階の断面図である。
- 【図7】半導体デバイス中にキャバシタを製造する方法 の一実施形態の図6に続く段階の断面図である。
- 【図8】半導体デバイス中にキャバシタを製造する方法 の一実施形態の図7に続く段階の断面図である。
- 【図9】半導体デバイス中にキャバシタを製造する方法 の一実施形態の図8に続く段階の衡面図である。
- 【図10】半導体デバイス中にキャバシタを製造する方 法の一実施形態の図9に続く段階の断面図である。
- 【図11】半導体デバイス中にキャバシタを製造する方 法の一実施形態の図10に続く段階の断面図である。
- 【図12】図1~11に示した方法のわずかな変形を示 す以外、図11と同様の図である。
- 【図13】半導体デバイス中にキャバシタを製造する方 法の他の実施形態の最初の段階の断面図である。
- 【図14】半導体デバイス中にキャパシタを製造する方 法の他の実施形態の図13に続く段階の断面図である。
- 【図15】半導体デバイス中にキャバシタを製造する方 法の他の実施形態の図14に続く段階の断面図である。
- 【図16】半導体デバイス中にキャバシタを製造する方 法の他の実施形態の図15に続く段階の断面図である。
- 【図17】半導体デバイス中にキャバシタを製造する方 法の他の実施形態の図16に続く段階の断面図である。
- 【図18】半導体デバイス中にキャバシタを製造する方 法の他の実施形態の図17に続く段階の新面図である。
- 【図19】半導体デバイス中にキャパシタを製造する方 法の他の実施形態の図18に続く段階の衡面図である。
- 【図20】図14で図20よりも大きな開口が形成され る以外、図14と同一の図である。
- 【図21】図14で図20よりも大きな開口が形成され る以外、図15と同一の図である。
- 【図22】図14で図20よりも大きな開口が形成され る以外、図16と同一の図である。
- 【図23】図14で図20よりも大きな開口が形成され 40 る以外、図17と同一の図である。
 - 【図24】図14で図20よりも大きな関口が形成され る以外、図18と同一の図である。
 - 【図25】図14で図20よりも大きな開口が形成され る以外、図19と同一の図である。
 - 【図26】半導体デバイス中にキャパシタを製造する方 法の他の実施形態の最初の段階の断面図である。
 - 【図27】半導体デバイス中にキャパシダを製造する方 法の他の実施形態の図26に続く段階の断面図である。

法の他の実施形態の図27に続く段階の断面図である。 【図29】 半導体デバイス中にキャパシタを製造する方

法の他の実施形態の図28に続く段階の断面図である。 【図30】半導体デバイス中にキャバシタを製造する方

法の他の実施形態の図29に続く段階の断面図である。

【図31】非キャパシタ・パイア中に形成されるパリア 層が1層だけである以外は、図30と同様の図である。

【図32】図26~30に示した方法のいくつかの段階 の変形の最初の段階を示す断面図である。

【図33】図26~30に示した方法のいくつかの段階 10 111 パリア層 の変形の図32に続く段階を示す断面図である。

【符号の説明】

- 19 チップ
- 21 金属相互接続レベル
- 22 総緑体
- 23 金属相互接続
- 2.5 金属相互接続
- 27 平面誘電層
- 29 絶級關
- 35 キャパシタ・トレンチ
- 37 ワイヤ開口
- 39 ワイヤ/バイア
- 40 バイア
- 41 導電性パリア層
- 41A ストラップ部分
- 41B 下プレート部分
- 41C バイア・ライナ部分
- 43 厚い銅層
- 43A 網圈
- 43B 銅刷 (銅スタッド)
- 430 銅層
- 4.5 開口
- 47 フォトレジスト層
- 49 キャパシタ誘電層
- 49A 誘電層部分
- 51 第2のパリア層
- 51A 第2のパリア層
- 53 厚い鍋摺
- 55 上側網プレート
- 56 閉口
- 57 フォトレジスト層
- 57A フォトレジスト部分
- 60 キャパシタ
- 65 メタライゼーション層 (金属相互接続レベル)
- 73 絶縁層
- 75 垂直和互接続
- 77 垂直相互接続
- 79'相互接続
- 91 チップ
- 93 金属相互接続レベル

- 95 絶縁層
- 97 金属相互接続
- 99 金屬相互接続
- 100 平面絶縁期
- 101 キャパシク関口
- 102 ワイヤ関ロ
 - 103 ワイヤ開口
 - 105 117
 - 107 1117


 - 111A T7V-1
 - 111B ストラップ・コンタクト
 - 111C パリア層部分
 - 113 厚い銅閣
 - 115 フォトレジスト層
 - 116 関ロ
 - 117 開口
 - 117A 開口域
 - 117B 開口域
- 20 119 高Kキャパシタ誘電網
 - 119A ストラップ・カバー部分
 - 121 パリア層
 - 121A 上部パリア層部分
 - 121B 上部パリア圏部分
 - 1210 上部パリア層部分
 - 123 厚い観網
 - 123A トップ・プレート
 - 124 キャパシタ/ストラップ接続領域
 - 125 ワイヤリング・バイア領域
- 30 126 キャパシタ
 - 149 半導体チップ
 - 151 金属相互接続レベル
 - 152 絶縁層
 - 153 ダマシン銅相互接続
 - 1.6.5 ダマンン動相互接続
 - 156 絶縁体銅拡散パリア層
 - 157 絶縁周
 - 161 MIP
 - 163 117
- 40 165 バイア
 - - 169 トレンチ
 - 171 パリア階
 - 171A ボトム・フレート
 - 1718 ボトム・フレート部分
 - 1710 ボトム・フレート部分
 - 173 誘電層
 - 173A 誘電陽
 - 175 第3のフォトレジスト層
 - 179 パリア層
- 50 179A 金属パリア層 (上プレート)


26


183 開層 1834 角層(上ブレート) 185 キャバシタ


 $\mathbb{Z}(-1)_{i,j}(s,-\frac{1}{2})$


235 フォトレシスト層236 非キャバシタ領域























[図31]







[333]



フロントページの続き

(72)発明者 ロバート・エム・ゲフケン アメリカ合衆国05401 バーモント州バー リントン クレセント・ビーチ・ドライブ 145

(72)発明者 アンソニー・ケイ・スタンパー アメリカ合衆国05495 パーモント州ウィ リストン エヴァークリーン・ドライブ 46

(72)発明者 スティーブン・エイ・セント・オング アメリカ合衆国05446 パーモント州コル チェスター ブア・ファーム・ロード 94